浙江DDR一致性测试HDMI测试

克劳德高速数字信号测试实验室

DDR SDRAM即我们通常所说的DDR内存，DDR内存的发展已经经历了五代，目前 DDR4已经成为市场的主流，DDR5也开始进入市场。对于DDR总线来说，我们通常说的 速率是指其数据线上信号的快跳变速率。比如3200MT/s,对应的工作时钟速率是 1600MHz。3200MT/s只是指理想情况下每根数据线上比较高传输速率，由于在DDR总线 上会有读写间的状态转换时间、高阻态时间、总线刷新时间等，因此其实际的总线传输速率 达不到这个理想值。 DDR1 电气一致性测试应用软件。浙江DDR一致性测试HDMI测试

测试软件运行后，示波器会自动设置时基、垂直增益、触发等参数进行测量并汇总成一 个测试报告，测试报告中列出了测试的项目、是否通过、spec的要求、实测值、margin等。 自动测试软件进行DDR4眼图睁开度测量的一个例子。信号质量的测试还可以  辅 助 用 户 进 行 内 存 参 数 的 配 置 ， 比 如 高 速 的 D D R 芯 片 都 提 供 有 O D T ( O n D i e Termination)的功能，用户可以通过软件配置改变内存芯片中的匹配电阻，并分析对信号质 量的影响。

除了一致性测试以外，DDR测试软件还可以支持调试功能。比如在某个关键参数测试 失败后，可以针对这个参数进行Debug。此时，测试软件会捕获、存储一段时间的波形并进 行参数统计，根据统计结果可以查找到参数违规时对应的波形位置， 浙江DDR一致性测试HDMI测试DDR3信号质量测试,信号一致性测试。

工业规范标准，Specification:如果所设计的功能模块要实现某种工业标准接口或者协议，那一定要找到相关的工业规范标准，读懂规范之后，才能开始设计。

因此，为实现本设计实例中的DDR模块，需要技术资料和文档。

由于我们要设计DDR存诸模块，那么在所有的资料当中，应该较早了解DDR规范。通过对DDR规范文件JEDEC79R]的阅读，我们了解到，设计一个DDR接口，需要满足规范中规定的DC，AC特性及信号时序特征。下面我们从设计规范要求和器件本身特性两个方面来解读，如何在设计中满足设计要求。

通常我们会以时钟为基准对数据信号叠加形成眼图，但这种简单的方法对于DDR信 号不太适用。DDR总线上信号的读、写和三态都混在一起，因此需要对信号进行分离后再进 行测量分析。传统上有以下几种方法用来进行读/写信号的分离，但都存在一定的缺点。

(1)根据读/写Preamble的宽度不同进行分离(针对DDR2信号)。Preamble是每个Burst的数据传输开始前，DQS信号从高阻态到发出有效的锁存边沿前的  一段准备时间，有些芯片的读时序和写时序的Preamble的宽度可能是不一样的，因此可以  用示波器的脉冲宽度触发功能进行分离。但由于JEDEC并没有严格规定写时序的  Preamble宽度的上限，因此如果芯片的读/写时序的Preamble的宽度接近则不能进行分  离。另外，对于DDR3来说，读时序的Preamble可能是正电平也可能是负电平；对于  DDR4来说，读/写时序的Preamble几乎一样，这都使得触发更加难以设置。 DDR4 电气一致性测试应用软件。

前面介绍过，JEDEC规范定义的DDR信号的要求是针对DDR颗粒的引脚上的，但 是通常DDR芯片采用BGA封装，引脚无法直接测试到。即使采用了BGA转接板的方 式，其测试到的信号与芯片引脚处的信号也仍然有一些差异。为了更好地得到芯片引脚 处的信号质量， 一种常用的方法是在示波器中对PCB走线和测试夹具的影响进行软件的 去嵌入(De-embedding)操作。去嵌入操作需要事先知道整个链路上各部分的S参数模型 文件(通常通过仿真或者实测得到),并根据实际测试点和期望观察到的点之间的传输函数， 来计算期望位置处的信号波形，再对这个信号做进一步的波形参数测量和统计。展示了典型的DDR4和DDR5信号质量测试环境，以及在示波器中进行去嵌入操作的 界面。DDR4/LPDDR4 一致性测试；浙江DDR一致性测试HDMI测试

DDR命令、地址和地址总线的建立时间和保持时间定义。浙江DDR一致性测试HDMI测试

对DDR5来说，设计更为复杂，仿真软件需要帮助用户通过应用IBIS模型针对基于 DDR5颗粒或DIMM的系统进行仿真验证，比如仿真驱动能力、随机抖动/确定性抖动、寄 生电容、片上端接ODT、信号上升/下降时间、AGC(自动增益控制)功能、4taps DFE(4抽头 判决反馈均衡)等。

DDR的读写信号分离

对于DDR总线来说，真实总线上总是读写同时存在的。规范对于读时序和写时序的 相关时间参数要求是不一样的，读信号的测量要参考读时序的要求，写信号的测量要参考写 时序的要求。因此要进行DDR信号的测试，第一步要做的是从真实工作的总线上把感兴 趣的读信号或者写信号分离出来。JEDEC协会规定的DDR4总线的 一个工作时 序图(参考资料： JEDEC STANDARD DDR4 SDRAM,JESD79-4),可以看到对于读和写信 号来说，DQS和DQ间的时序关系是不一样的。 浙江DDR一致性测试HDMI测试

深圳市力恩科技有限公司依托可靠的品质，旗下品牌克劳德以高质量的服务获得广大受众的青睐。旗下克劳德在仪器仪表行业拥有一定的地位，品牌价值持续增长，有望成为行业中的佼佼者。我们强化内部资源整合与业务协同，致力于实验室配套，误码仪/示波器，矢量网络分析仪，协议分析仪等实现一体化，建立了成熟的实验室配套，误码仪/示波器，矢量网络分析仪，协议分析仪运营及风险管理体系，累积了丰富的仪器仪表行业管理经验，拥有一大批专业人才。力恩科技始终保持在仪器仪表领域优先的前提下，不断优化业务结构。在实验室配套，误码仪/示波器，矢量网络分析仪，协议分析仪等领域承揽了一大批高精尖项目，积极为更多仪器仪表企业提供服务。