江苏MIPI测试协议测试方法

当主机向从机发送TA(turnaround)请求序列LP-II->LP-IO>LPOO>LP-IO>LPOO时，从机检测到正确的序列后即将低功耗发送使能端和线路检测使能端置1。在序列检测过程中，当接收到LP-II状态时则从机立即终止该模式的进入，使通道处于LP-II状态。当接口工作于高速接收模式时，主要负责接收主机发送过来的图像数据，并对数据包进行解码，将图像数据转换成RGB666、RGB565、RGB888三种格式输出到LCOS驱动控制模块中点亮液晶像素。并生成行同步信号、场同步信号、数据有效信号及像素时钟信号。当接口工作于低功耗接收模式下时，负责接收主机发送过来的低功耗命令和数据，并将其转换成MIPI协议所描述的DBI格式输出到LCOS驱动控制器中，对LCOS显示模式及参数进行配置。MIPI测试有什么作用？江苏MIPI测试协议测试方法

(3)HS信号电平判决和建立/保持时间容限(GROUP3:HS-RXVOLTAGEANDSETUP/HOLDREQUIREMENTS):其中包含了被测件对于HS信号共模电压、差分电压、单端电压、共模噪声、建立/保持时间的容限测试等。(TestIDs:2.3.1，2.3.2,2.3.3,2.3.4，2.3.5，2.3.6，2.3.7.2.3.8)

(4)HS信号时序容限测试(GROUP4:HS-RXTIMERREQUIREMENTS):其中包含了对于HS和LP间状态切换时的一系列时序参数的容限测试。(TestIDs;2.4.1，2.4.22.4.3，2.4.4，2.4.5，2.4.6,2.4.7,2.4.8,2.4.9,2.4.10,2.4.11)

D-PHY的接收端测试中，需要用到多通道的码型发生以产生多通道的D-PHY的信号，码型发生器需要在软件的控制下改变HS/LP信号的电平、偏置、注入噪声、改变时序关系等。图13.13是以Agilent公司的81250并行误码仪平台构建的一套D-PHY信号的接收容限测试系统。 广西MIPI测试测试流程D-PHY的发送信号质量测试主要应该包含有哪些测试项目；

MIPI是一个比较新的标准，其规范也在不断修改和改进，目前比较成熟的接口应用有DSI(显示接口)和CSI（摄像头接口）。CSI/DSI分别是指其承载的是针对Camera或Display应用，都有复杂的协议结构。以DSI为例，其协议层结构如下:

CSI/DSI的物理层（PhyLayer）由专门的WorkGroup负责制定，其目前的标准是D-PHY。D-PHY采用1对源同步的差分时钟和1～4对差分数据线来进行数据传输。数据传输采用DDR方式，即在时钟的上下边沿都有数据传输。

D-PHY的物理层支持HS(HighSpeed)和LP(LowPower)两种工作模式。HS模式下采用低压差分信号，功耗较大，但是可以传输很高的数据速率（数据速率为80M～1Gbps）；LP模式下采用单端信号，数据速率很低（<10Mbps），但是相应的功耗也很低。两种模式的结合保证了MIPI总线在需要传输大量数据（如图像）时可以高速传输，而在不需要大数据量传输时又能够减少功耗。

CSI接口

CSI-2是一个单或双向差分串行界面，包含时钟和数据信号。CSI-2的层次结构：CSI-2由应用层、协议层、物理层组成。

协议层包含三层：

像素/字节打包/解包层，

LLP(LowLevelProtocol)层，

本文中的MIPI接口用于@示驱动芯片，基于MIPI-DSI协议来设计，包括一个时钟通道和两个数据通道。全部数据通道都可用于单向的高速传输，但只有条数据通道才可用于低速双向传输，从属端的状态信息，像素等是通过该数据通道返回。时钟通道用于在高速传输数据的过程中传输同步时钟信号。高速接收电路是MIPI接口实现高传输速率的关键模块，在本文中，时钟通道和两个数据通道采用相同的高速接收电路结构，单通道数据传输速率可达到1Gbps。。MIPI如何满足工业物联网需求；

克劳德高速数字信号测试实验室

MIPID-PHY信号质量测试

MIPID-PHY的信号质量的测试方法主要参考MIPI协会发布的CTS(D-PHYPhysicalLayerConformanceTestSuite)。要进行MIPI信号质量的测试，首先要选择合适带宽的示波器。按照MIPI协会的要求，测试MIPID-PHY的信号质量需要至少4GHz带宽的示波器。为了提高更好测试的效率，测试中推荐采用4支探头分别连接clk+/clk-和data+data一信号进行测试，对于有多条Lane的情况可以每条数据Lane分别测试。 MIPI物理层一致性测试是一种用于检测MIPI接口物理层性能是否符合规范的测试方法；江苏MIPI测试协议测试方法

MIPI 速率和帧率的关系;江苏MIPI测试协议测试方法

电路结构

在高速模式下，主机端的差分发送模块以差分信号驱动互连线，高速通道上呈现两种状态，differentia-0differential-1，从属端的高速接收单元将低摆幅的差分数据通过高速比较器转换成逻辑电平。在串行转并行模块中，高速时钟对数据进行双沿采样，将高速串行数据转换成两路并行数据，交给后续数字电路处理。高速接收单元的总体电路结构。

输入终端电阻由于输入数据信号频率高，需要进行阻抗匹配，因此在比较器的差分输入端dp/dn之间跨接了100欧姆终端电阻，由开关进行控制，当系统要进行高速数据传输时，就将该终端电阻使能。由于电阻值随工艺角、温度笔变化比较大，因此在终端电阳RO(50欧姆)的其础上增加了一个电阳，分别由三位控制信号控制，可通过改变控制字改变电阻大小，使终端电阻值在各工艺角及温度下均能满足协议要求。比较器终端电阻电路结松。 江苏MIPI测试协议测试方法